近日，西安电子科技大学集成电路学部游海龙教授、李聪教授课题组在EDA中的硬件仿真编译领域取得一系列新进展和重要学术成果，研究成果相继被《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》（TCAD，CCFA类）和EDA领域国际顶级会议（ICCAD、DATE）接收和发表，是学校作为第一作者单位第一篇被ICCAD会议收录的论文。相关研究工作获得国家自然科学基金项目、华为技术有限公司、上海思尔芯技术股份有限公司等校企合作项目资助，相关成果应用于我国硬件仿真器研发。
硬件仿真器（EMU）以其容量、性能、可调试性方面的独特优势，从诞生以来不断发展，已经是仿真验证中的基础性EDA工具，也引领着芯片验证技术的不断革新。硬件编译技术是硬件仿真器研发的关键。课题组面向FPGA、专用CPU等两种技术路线的EMU中电路划分，求解经典的超图划分N-P难问题领域，创新提出了面向多FPGA系统、处理器调度驱动的电路划分框架，实现了数十亿规模的超图划分高效优化求解，取得了相关成果。
为解决数十亿规模的电路仿真中调度驱动的划分问题，2024国际计算机辅助设计会议（ICCAD）收录了研究团队最新研究成果，在《TopoOrderPart:a Multi-level Scheduling-Driven Partitioning Framework for Processor-Based Emulation》的论文中，创新性地提出一种拓扑序均衡感知的电路划分算法框架。该方法通过将大规模电路根据拓扑序均衡度进行高效的聚类，巧妙地利用电路节点的连接度和拓扑均衡度获取初始结果，进而在每一层展开电路上进行有效的改善，实现了编译流程中的高质量划分。这一创新性方法不仅填补了调度驱动的电路划分方向的研究空白，也为高性能的硬件仿真提供了重要研究思路。该工作的第一作者为集成电路学部2022级博士研究生毕舜阳，西安电子科技大学为第一完成单位，游海龙教授为通讯作者，这是学校作为第一作者单位第一篇被ICCAD会议收录的论文。
为解决因多FPGA系统拓扑、TDM等因素导致划分后电路时序性能下降的问题，研究团队在在《MaPart: An Efficient Multi-FPGA System-Aware Hypergraph Partitioning Framework》创新性地提出了一个零违例的高效划分器TopoPart+，该划分器被集成在一个二分查找的算法框架中，实现最小hop的初始划分方案，进而在拓扑感知和拥塞路径驱动的改善下得到细化的高质量划分结果。为控制布线阶段的hop的延时，团队还巧妙地结合分层图思想实现了布线算法。这一系列突破性的工作极大地提升了电路仿真时时序性能，展现了在时序驱动的划分的重要进展。该成果论文于2024年4月被计算机辅助设计领域顶级国际学术期刊TCAD（IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems）录用并出版，该工作的第一作者为集成电路学部2020级博士研究生李本正，第二作者为2022级博士研究生毕舜阳，游海龙教授为通讯作者，西安电子科技大学为第一完成单位。
为解决多FPGA系统划分中因拓扑违例导致划分后时序性能下降的问题，2024欧洲设计、自动化与测试会议(DATE)收录了研究团队游海龙教授研究团队《An Efficient Hypergraph Partitioner under Inter - Block Interconnection Constraints》论文，并于7月受邀做大会报告。论文提供了一种消除违例的候选FPGA传播算法，结合高效的划分算法，该方案最终可实现多FPGA系统划分后零违例的目标，潜在提升了编译的时序性能，为实现高性能硬件仿真和原型验证方面提供了广阔应用前景。该工作的第一作者为集成电路学部2020级博士研究生李本正，游海龙教授为通讯作者，西安电子科技大学为第一完成单位。
据了解，TCAD是集成电路与系统计算机辅助设计领域国际公认的最顶尖学术期刊，也是中国计算机学会（CCF）认定的A类期刊。国际计算机辅助设计会议（ICCAD）和欧洲设计、自动化与测试会议(DATE)是EDA领域水平最高的国际会议之一，是中国计算机学会（CCF）推荐的计算机体系结构与高性能计算方向顶级国际学术会议，会议每年文章投稿量近千篇，每年的接收率仅为20%-25%。上述三篇论文的发表向外界充分展示了西安电子科技大学在EDA领域的最新研究成果，标志着西安电子科技大学在该领域的研究得到了国际同行的进一步认可。（通讯员：冯毓璇）
